5.12 Interfacing with Different Logic Families

CMOS dan TTL adalah dua keluarga logika yang paling banyak digunakan. Meskipun IC yang termasuk dalam keluarga logika yang sama tidak memiliki persyaratan antarmuka khusus, output dari satu dapat langsung memberi makan input. Di sisi lain, hal yang sama tidak berlaku jika kita harus menghubungkan IC digital milik keluarga logika yang berbeda. Ketidakcocokan IC milik keluarga yang berbeda terutama muncul dari level tegangan yang berbeda dan persyaratan arus yang terkait dengan status logika LOW dan HIGH pada input dan output. Pada bagian ini, kita akan membahas teknik antarmuka sederhana yang dapat digunakan untuk CMOS-to-TTL dan Interkoneksi TTL-ke-CMOS. Panduan antarmuka untuk CMOS – ECL, ECL – CMOS, TTL – ECL dan ECL – TTL juga diberikan.

5.12.1 Antarmuka CMOS-ke-TTL

Jenis antarmuka CMOS-ke-TTL pertama yang mungkin adalah yang kedua IC dioperasikan dari a persediaan umum. Kami telah membaca di bagian sebelumnya bahwa keluarga TTL memiliki persediaan yang disarankan tegangan 5 V, sedangkan perangkat keluarga CMOS dapat beroperasi pada rentang tegangan suplai yang luas 3-18 V. Dalam kasus ini, kedua IC akan beroperasi dari 5 V. Sejauh level tegangan di keduanya logika menyatakan prihatin, keduanya menjadi kompatibel. Output CMOS memiliki VOH (min.) Sebesar 4.95V (untuk VCC = 5 V) dan VOL (maks.) 0,05 V, yang kompatibel dengan VIH (min.) Dan VIL (maks.) persyaratan masing-masing sekitar 2 dan 0.8V untuk perangkat keluarga TTL. Faktanya, dalam CMOS-to- Antarmuka TTL, dengan dua perangkat yang beroperasi pada VCC yang sama, kompatibilitas level voltase selalu sana. Kompatibilitas level saat ini yang perlu diperhatikan. Artinya, dalam status RENDAH, outputnya kemampuan penenggelaman arus dari IC CMOS yang dimaksud setidaknya harus sama dengan penenggelaman arus masukan persyaratan IC TTL yang digerakkan. Demikian pula, dalam status TINGGI, drive arus keluaran TINGGI kemampuan IC CMOS harus sama atau melebihi persyaratan arus input level-TINGGI dari TTL IC. Untuk antarmuka yang tepat, kedua kondisi di atas harus dipenuhi. Sebagai aturan praktis, IC CMOS milik keluarga 4000B (keluarga CMOS yang paling banyak digunakan) dapat memberi makan satu atau dua LS TTL beban unit TTL daya rendah. Ketika IC CMOS perlu menggerakkan TTL standar atau TTL Schottky perangkat, buffer CMOS (4049B atau 4050B) digunakan. 4049B dan 4050B adalah buffer hex pembalik dan jenis noninverting, dengan masing-masing buffer mampu menggerakkan dua beban TTL standar. Gambar 5.62 (a) menunjukkan antarmuka CMOS-ke-TTL dengan kedua perangkat beroperasi dari suplai 5V dan IC CMOS menggerakkan TTL daya rendah atau perangkat Schottky TTL berdaya rendah. Gambar 5.62 (b) menunjukkan Antarmuka CMOS-ke-TTL di mana perangkat TTL yang digunakan adalah TTL standar atau TTL Schottky. Antarmuka CMOS-ke-TTL ketika keduanya beroperasi pada tegangan catu daya yang berbeda dapat dicapai dalam beberapa cara. Salah satu skema tersebut ditunjukkan pada Gambar 5.62 (c). Dalam hal ini, ada a level tegangan serta masalah kompatibilitas level saat ini.

5.12.2 Antarmuka TTL-ke-CMOS

Di antarmuka TTL-ke-CMOS, kompatibilitas saat ini selalu ada. Kompatibilitas level voltase di kedua negara adalah sebuah masalah. VOH (min.) Perangkat TTL terlalu rendah untuk persyaratan VIH (min.) dari perangkat CMOS. Jika kedua perangkat beroperasi pada tegangan catu daya yang sama, yaitu 5 V, resistor pull-up 10 k mencapai kompatibilitas [Gbr. 5.63 (a)]. Resistor pull-up menyebabkan TTL output naik menjadi sekitar 5V saat TINGGI. Saat keduanya beroperasi pada catu daya yang berbeda, Salah satu teknik antarmuka yang paling sederhana adalah dengan menggunakan transistor (sebagai sakelar) di antara keduanya, seperti yang ditunjukkan pada Gambar 5.63 (b). Teknik lain adalah dengan menggunakan buffer TTL tipe kolektor terbuka [Gbr. 5.63 (c)].

5.12.3 Antarmuka TTL-ke-ECL dan ECL-ke-TTL

Koneksi antarmuka TTL-ke-ECL dan ECL-ke-TTL tidak semudah TTL-ke-CMOS dan Koneksi CMOS-ke-TTL karena persyaratan catu daya yang sangat berbeda untuk dua jenis dan juga karena perangkat ECL memiliki input dan output diferensial. Meski demikian, chip khusus tersedia yang dapat menangani semua aspek ini. Ini dikenal sebagai penerjemah level. MC10124 adalah salah satu penerjemah tingkat empat TTL-ke-ECL. Artinya, ada empat input tunggal independen dan penerjemah keluaran komplementer di dalam chip. Gambar 5.64 (a) menunjukkan antarmuka TTL-ke-ECL menggunakan MC10124. MC10125 adalah penerjemah level untuk antarmuka ECL-to-TTL; itu memiliki input diferensial dan satu ujung keluaran. Gambar 5.64 (b) menunjukkan skema antarmuka yang khas menggunakan MC10125. Perhatikan bahwa di antarmuka skema Gambar 5.64 (a) dan (b), hanya satu dari empat penerjemah yang tersedia telah digunakan.

5.12.4 Antarmuka CMOS-ke-ECL dan ECL-ke-CMOS

Antarmuka CMOS-ke-ECL dan ECL-ke-CMOS mirip dengan TTL-ke-ECL dan ECL-ke-TTL antarmuka dijelaskan. Sekali lagi, tersedia penerjemah level khusus. MC10352, misalnya, adalah quad Chip penerjemah level CMOS-ke-ECL. Antarmuka CMOS-ke-ECL juga dimungkinkan dengan terlebih dahulu antarmuka CMOS-ke-TTL diikuti oleh antarmuka TTL-ke-ECL menggunakan MC10124 atau chip serupa. Gambar 5.65 (a) menunjukkan pengaturan tersebut. Demikian pula, antarmuka ECL-ke-CMOS dimungkinkan dengan memiliki antarmuka ECL-ke-TTL menggunakan MC10125 atau chip serupa yang diikuti dengan antarmuka TTL-ke-CMOS. Gambar 5.65 (b) menunjukkan skema antarmuka yang khas.